JP 405129908 A MAY 1993

(54) VARIABLE DELAY CIRCUIT WITH VERY SMALL DELAY


(11) 5-129908 (A) (43) 25.5.1993 (19) JP (21) Appl. No. 3-293230 (22) 8.11.1991

(71) ADVANTEST CORP (72) HIROSHI TSUKAHARA

(51) Int. Cls. H03K5/13

PURPOSE: To provide a variable delay quantity with high resolution.

CONSTITUTION: A buffer 17 having an output impedance of a proper quantity and outputting a logic level is connected to a delay input terminal 15, a Schmitt trigger buffer 18 is connected to an output of the buffer 17 and an output of the buffer 18 is connected to a delay output terminal 16. An input of a CMOS 21 is connected to a connecting point 19 of the buffers 17, 18, a drain and a source of the CMOS 21 are connected respectively to a power supply terminal 24 and ground through MOSFETs 22, 23 respectively. A selection signal input terminal 25 is connected directly to a gate of a FET 22 and to a gate of a FET 23 via an inverter 26. When the FETs 22, 23 are both turned off, an input signal at the input terminal 15 is outputted to the output terminal 16 with a very small delay, and when the FETs 22, 23 are both turned on, the CMOS 21 acts like an inverter, and a signal at the output terminal 16 is delayed due to a delay of the mirror effect by the switching capacitance and an output impedance at the switching of the buffer 17. A delay proportional to number of CMOS in the inverter operation connecting to the connecting point 19 is obtained



22: Isr switching element, 23: 2nd switching element

## **BEST AVAILABLE COPY**

(19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-129908

(43)公開日 平成5年(1993)5月25日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 5/13

4239 5 J

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平3-293230

(22)出願日

平成3年(1991)11月8日

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72)発明者 塚原 寛

東京都練馬区旭町11月32番1号 株式会

社アドバンテスト内


(74)代理人 弁理士 草野 卓 (外1名)

(54) 【発明の名称】 微小可変遅延回路

#### (57)【要約】

【目的】 高分解能の可変遅延量を与える。

【構成】 遅延入力端子15に、適当な大きさの出力イ ンピーダンスを有し、論理レベルを出力するバッファ1 7が接続され、パッファ17の出力側にシュミットトリ ガバッファ18が接続され、バッファ18の出力側は遅 延出力端子16に接続される。バッファ17、18の接 続点19にCMOS21の入力側が接続され、CMOS 21の両端はMOSFET22、23を通じて電源端子 24、接地にそれぞれ接続される。選択信号入力端子2 5はFET22のゲートに直接、またインパータ26を 介してFET23のゲートに接続される。FET22, 23が共にオフで入力端子15の入力信号はごくわずか の遅延で出力端子16へ出力され、FET22、23が 共にオンでCMOS21がインバータ動作状態となり、 そのスイッチングの容量とバッファ17のスイッチング の出力インピーダンスとのミラー効果による遅れによ り、出力端子16の信号が遅れる。接続点19に接続さ れたCMOS中のインバータ動作状態とする数と比例し た遅延を得る。



特開平5 129908

(2)

#### 【特許請求の範囲】

【請求項1】 入力信号が供給され、論理レベルを出力 し、出カインピーダンスをもつバッファと、

そのバッファの出力側に接続されたシュミットトリガバ ッファと、

これら両パッファの接統点に入力側が接続されたCMO S 素子と、

そのCMOS素子の両端と電源及び接地との各間にそれ ぞれ挿入され、選択信号により同時に制御される第1、 第2スイッチ素子と、

を具備する微小可変遅延回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は遅延分解能が例えば1 0 p S オーダの微小遅延を可能とする微小可変遅延回路 に関する。

#### [0002]

【従来の技術】図3に従来の微小可変遅延回路を示す。 屋延段11.,11.,11,が縦続接続され、遅延段 11: は遅延量がAのパッファ12の通路と、遅延量が B(B=2A)のパッファ13の通路との何れかがマル チブレクサ14で選択され、その選択された通路を信号 が通過するようにされ、遅延段11)は遅延量なしの通 路と遅延量Bのパッファ13の通路との何れかがマルチ プレクサ14で選択され、遅延段11』は遅延量なしの 通路と遅延量Bのパッファ13が二つ直列接続された通 路との何れかがマルチプレクサ14で選択される。各マ ルチプレクサ14の選択入力側Sに与える選択信号を制 御することにより、遅延入力端子15と遅延出力端子1 じた遅延量の遅延が遅延出力端子16の出力信号に生じ る。経路の選択により遅延量の差が (B-A), 2 (B -A), 3 (B A), 4 (B-A)…の各種の値とす ることができる。つまり分解能が(B - A)の可変遅延 回路が得られる。

#### [0003]

【発明が解決しようとする課題】遅延量A、Bはそれぞ れパッファ12、13における伝搬遅延量Tpdにより 得ている。このパッファ12、13をゲートアレイなど で実現しようとすると、ゲートの配置を自由に選択でき 40 ないため配線による遅延量も考慮する必要があり、2A Bの関係を満すように設計することが困難となり、微 小分解能が悪い。つまり (B A) を小さくすることが が大きい。

#### [0004]

【課題を解決するための手段】この発明によれば入力信 号がバッファへ供給され、このバッファは出力インピー ダンスをもち、かつ論理レベルを出力し、この出力はシ ュミットトリガパッファへ供給される。これら両パップ 50

ァの接続点にCMOS素子の入力側が接続され、そのC MOS素子の両端はそれぞれ第1、第2スイッチ素子を 通じて重源及び接地に接続され、これら第1、第2スイ ッチ素子は選択信号により同時に制御される。

#### **(0005)**

【実施例】図1にこの発明の実施例を示す。遅延入力端 子15にバッファ17の入力側が接続される。バッファ 1.7は適当な大きさの出力インピーダンスをもち、論理 レベルを出力するものであり、バッファ17の出力側は 10 シュミットトリガパッファ18の入力側に接続され、シ ュミットトリガバッファ18の出力は遅延出力端子16 に接続される。両パッファ17,18の接続点19にC MOS素子21の入力側が接続され、CMOS素子19 の両端はそれぞれ第1、第2スイッチ素子22、23を 通じて電源端子24、接地に接続される。つまりCMO S素子21はP形とN形のMOSFET21a, 21b が直列に接続され、その両ゲートが互いに接続されて入 力側として接続点19に接続される。FET21 a の他 端は第1スイッチ素子22としてのP形のMOSFET を通じて電源端子24に接続され、FET21bの他端 は第2スイッチ素子23としてのN形のMOSFETを 通じて接地される。

【0006】選択信号入力端子25の選択信号により第 1、第2スイッチ素子22、23が同時に同一方向に制 御される。このためこの例では選択信号入力端子25は 第1スイッチ素子22としてのFETのゲートに直接接 続されると共にインバータ26を通じて第2スイッチ素 子23としてのFETのゲートに接続される。この実施 例では可変遅延量の種類を多くするため、並列に接続さ 6との間の信号が通る経路が切替えられ、その経路に応30 れた二つの ${
m CMOS}$ 条子27、28の入力側が接続点1 9に接続され、その並列接続の両端がそれぞれ第1、第 2スイッチ桊子29、31を通じて電源端子24及び接 地に接続され、第1、第2スイッチ素子29、31は選 択信号入力端子32の選択信号により同時に同一方向に 制御される。

> 【0007】CMOS素子27、28はCMOS素子2 1 と同一特性のものとする。この構成において、選択信 号人力端子25.32の各選択信号SEL0,SEL1 が共に高レベルHである場合は、スイッチ素子22,2 3.29.31はすべてオフであって、接続点19から CMOS素子21側を見ると単なる浮遊容量としか見え ない。同様にCMOS素子27.28側も単なる浮遊容 **量としか見えない。接続点19のこれらの浮遊容量とバ** ッファ18の入力容量と、バッファ17のスイッチング 時の出力インピーダンスとのミラー効果により、接続点 19における信号波形の立上りに図2Aに示すように小。 さい段33が生じる。この波形はパッファ18で波形整 形され、遅延出力端子16の出力波形は図2Aに示すよ うになる。

【0008】選択信号SEL0が低レベルL、SEL1

(3)

特開平5 129908

が高レベル目の場合はスイッチ素子22、23は共にオ ン、スイッチ素子29、31は共にオフとなる。このた めCMOS素子21はそのゲートを入力側、FET21 a, 21bの接続点34を出力側とするインバータとし て動作する。このインバータが動作している時は、その しきい値付近でミラー効果により負荷容量が増加する。 このためこの負荷容量とバッファ17のスイッチング時 の出力インピーダンスとのミラー効果により、接続点1 9の波形の立上りに段33より大きい段35が図2Bに 示すように生じる。このため出力端子16に得られるそ 10 MOS素子のFETの大 きさを例えば倍関係で異なら の波形整形出力は図2Bに示すように図2Aの対応する ものよりも時間△Tだけ遅れる。

【0009】選択信号SEL0が高レベルH、SEL1 が低レベルしの場合はスイッチ素子22.23はオフ、 スイッチ素子29、31はオンとなる。従って並列接続 されたCMOS27、28が共にインバータとして動作 するため、そのミラー効果により負荷容量は、CMOS 素子21がインパータとして動作する時の2倍となり、 図20に示すように接続点19の波形の立上りに段35 よりも大きな段36が生じ、出力端子16の出力波形 は、図2Aの対応するものに対し、2AT遅れたものと

【0010】選択信号SEL0、SEL1を共に低レベ ルしにすると、スイッチ素子22,23,29,31は すべてオンとなる。従ってСМОS素子21,27,2 8はすべてインバータとして動作する。このため、図2 Dに示すように接続点19の波形の立上りに更に大きな 段37が生じ、出力端子16の出力波形は図2Aの対応 するものに対し、3 Δ T遅延したものとなる。

【0011】このように選択信号SEL0、SEL1の 30

状態組合せを選定して、入力端子15に入力された信号 に対し、4種類の何れかの遅延を与えて出力端子16に 出力することができる。接続点19に、例えば4つが並 列接続されたCMOS素子を接続して他の選択信号で制 御するなど、接続点19に更に多くのCMOS素子を接 続することにより、更に多くの種類の遅延量を得ること ができる。上述では同一特性のCMOS素子を使用して インバータ動作状態にするCMOS素子の数に直線的に 比例した差の遅延量をもつ遅延を得るようにしたが、C せ、例えばCMOS素子27、28の代りに、CMOS 素子21のサイズの2倍のCMOS素子を1つ用いても よい。

#### [0012]

【発明の効果】以上述べたようにこの発明によればバッ ファとシュミットトリガバッファとの接続点にCMOS 素子を1万至複数接続し、これを選択信号により選択的 にインバータ動作状態にしたり、不動作状態にすること により、インバータ動作時のしきい値付近でのミラー効 20 果による負荷容量の増加を利用して、出力される信号の 遅延量を制御しているため、遅延量の差 ATを小さな 値、例えばpS~数10pSのオーダとすることがで き、かつ∆Tのばらつきを小さくすることができ、高分 解能が得られる。

#### 【図面の簡単な説明】


【図1】この発明の実施例を示す接続図。

【図2】選択信号の状態と、接続点19、出力端子16 の各皮形の関係例を示す図。

【図3】従来の微小可変遅延回路を示すプロック図。

【図3】

**3** 3



# BEST AVAILABLE COPY

(4)

特開平5-129908

【図2】

**2** 2

